TDR測(cè)試目前主要使用于PCB(印制電路板)信號(hào)線(xiàn)、以及器件阻抗的測(cè)試。

　　影響TDR測(cè)試精度有很多的原因，主要有反射、校準(zhǔn)、讀數(shù)選擇等，反射會(huì)導(dǎo)致較短的PCB信號(hào)線(xiàn)測(cè)試值出現(xiàn)嚴(yán)重偏差，特別是在使用TIP(探針)去測(cè)試的情況下更為明顯，因?yàn)門(mén)IP和信號(hào)線(xiàn)接觸點(diǎn)會(huì)導(dǎo)致很大的阻抗不連續(xù)，導(dǎo)致反射發(fā)生，并導(dǎo)致附近三、四英寸左右范圍的PCB信號(hào)線(xiàn)的阻抗曲線(xiàn)起伏。

　　比如單端信號(hào)線(xiàn)，差分信號(hào)線(xiàn)，連接器等。這種測(cè)試有一個(gè)要求，就是和實(shí)際應(yīng)用的條件相結(jié)合，比如實(shí)際該信號(hào)線(xiàn)的信號(hào)上升沿在300ps左右，那么TDR的輸出脈沖信號(hào)的上升沿也要相應(yīng)設(shè)置在300ps附近，而不使用30ps左右的上升沿，否則測(cè)試結(jié)果可能和實(shí)際應(yīng)用有比較大的差別。

　　用TDR測(cè)試PCB板的阻抗匹配

　　1、 阻抗測(cè)試的行業(yè)標(biāo)準(zhǔn)

　　阻抗并不是想象中穩(wěn)定的直線(xiàn)，而是波瀾起伏。在前端和后端會(huì)受到探頭或者開(kāi)路的影響，中間由于生產(chǎn)制程的關(guān)系，也會(huì)有波動(dòng)。

　　那么，我們?cè)趺磁袛鄿y(cè)試結(jié)果呢?怎么確定生產(chǎn)出來(lái)的PCB阻抗是否滿(mǎn)足要求呢?首先來(lái)看看IPC規(guī)范，IPC2557A建議的測(cè)量區(qū)間是DUT的30%~70%區(qū)間。

　　再來(lái)看看Intel以及現(xiàn)在主流板廠(chǎng)的測(cè)試習(xí)慣，為了避開(kāi)Launch區(qū)域以及反射區(qū)域的影響，測(cè)試區(qū)間建議是DUT的50%到70%區(qū)域。

　　用TDR來(lái)測(cè)試線(xiàn)路阻抗，我們首先要了解測(cè)試區(qū)間的要求，才能準(zhǔn)確理解測(cè)量得到的結(jié)果。

　　以上就是小編整理的關(guān)于“怎樣用TDR來(lái)測(cè)試PCB板的阻抗匹配”，希望對(duì)大家有所幫助，如還有不清楚的地方，請(qǐng)聯(lián)系我司客服為您解答。